OpenVera

OpenVera是一种硬件验证语言，它由新思科技研发和运营。该语言主要用于创建硬件系统的测试平台。OpenVera是作为IEEE 1800标准的SystemVerilog的一个基础部分，许多从事半导体集成电路设计、系统级设计、IP核设计以及电子设计自动化的人员都受益于此。

相关条目

• SystemVerilog

外部链接

• http://www.open-vera.com/（页面存档备份，存于互联网档案馆）
• ASIC World Vera Tutorial（页面存档备份，存于互联网档案馆）
• Open Vera Tutorial

查 论 编 可程式化邏輯裝置 概念 特殊應用積體電路（ASIC） 单片系统（SoC） 现场可编程逻辑门阵列（FPGA） 邏輯區塊（英语：Logic block） 複雜可程式化邏輯裝置（CPLD） 可程式化邏輯裝置（EPLD） 可程式化邏輯陣列（PLA） 可程式化陣列邏輯（PAL） 通用阵列逻辑（GAL） 可编程片上系统（PSoC） 可重組計算 Xputer（英语：Xputer） 软核微处理器 電路利用率不足（英语：Circuit underutilization） 高级综合 硬件加速 硬件描述语言 Verilog A AMS VHDL AMS VITAL（英语：VHDL-VITAL） SystemVerilog DPI SystemC Altera硬體描述語言（英语：Altera Hardware Description Language） Handel-C 屬性規範語言（英语：Property Specification Language） 統一電源格式（英语：Unified Power Format） PALASM 高階布林表達式語言（英语：Advanced Boolean Expression Language） 可程式化陣列邏輯（CUPL） OpenVera C to HDL（英语：C to HDL） Flow to HDL（英语：Flow to HDL） MyHDL（英语：MyHDL） JHDL ELLA (程式語言)（英语：ELLA (programming language)） 公司 Accellera（英语：Accellera） Actel（英语：Actel） Achronix（英语：Achronix） AMD Aldec（英语：Aldec） Atmel 終止式（Cadence） 赛普拉斯半导体 Duolog（英语：Duolog） Forte設計系統（英语：Forte Design Systems） 英特尔 Altera Lattice半導體（英语：Lattice Semiconductor） 國家半導體 明導國際 Microsemi（英语：Microsemi） 西格尼蒂克 新思科技 Magma設計自動化（英语：Magma Design Automation） Virage邏輯（英语：Virage Logic） 德州仪器 Tabula (company)（英语：Tabula (company)） 赛灵思 產品 硬件 iCE (FPGA)（英语：iCE (FPGA)） Stratix（英语：Stratix） Virtex (FPGA)（英语：Virtex (FPGA)） 軟件 Intel Quartus Prime Xilinx ISE Xilinx Vivado ModelSim Verilog-to-Routing（英语：Verilog-to-Routing） List of HDL simulators（英语：List of HDL simulators） IP 專有 ARC (processor)（英语：ARC (processor)） ARM Cortex-M LEON LatticeMico8（英语：LatticeMico8） MicroBlaze（英语：MicroBlaze） PicoBlaze（英语：PicoBlaze） Nios嵌入式處理器（英语：Nios embedded processor） Nios II 開源 Java最佳化處理器（英语：Java Optimized Processor） LatticeMico32（英语：LatticeMico32） OpenCores（英语：OpenCores） OpenRISC（英语：OpenRISC） OpenRISC 1200（英语：OpenRISC 1200） RISC-V Zet (hardware)（英语：Zet (hardware)）